Check Syntaxではエラーが発生しないが Synthesizeでエラーが発生する。 ERROR:Xst:528 - Multi-source in Unit on signal というエラーがズラーっと並ぶ Output port IOBUF:IO of instance Signal > in Unit is assigned to VCC電源につながってるってんな…

sys_clk_p, sys_clk_n, clk200_p, clk200_nと4個もクロックがあるんだけど、どれをどのようにすればいいのかはさっぱりだ。 clk200_p = ~clk200_n; sys_clk_p = ~sys_clk_n; ってすればいいのはわかる。 clk200系は200MHzにすればいいってのもわかる。sys_cl…

always @(posedge clk) begin : aaa ... end って、beginに名前をつけれるらしい。 んで、呼び出せるみたいね。よくわかってない。 genvar i; generate for(i=0;i

XilinxのML501というボードで遊んでる最中。Vertex-5よりスパルタンの方が人気がある様子。 でも、そんなのかんけいねぇ。現在、SRAMの読み書きをするモジュールをMIGで生成して、どうやって動かすのか調べているところ。ISEの使い方も多少わかってきたので…