ここらへんを削除しても良いのか理解できない自分がもどかしい。 ############################################################################ # Clock constraints # ############################################################################NET…

１から作り直そうとMIGで生成されたものをそのままコンパイルしたんだけど MAPでエラーとか ERROR:Place:207 - Due to SelectIO banking constraints, the IOBs in your design cannot be automatically placed. ERROR:Pack:1654 - The timing-driven placem…

XilinxのCoreGeneratorだったかに MIG(メモリーインターフェースジェネレーター) ってのがあるのでメモリーに書き込んで遊ぼうかと思ったのですが。クロックが死ぬ。UCFファイルうざいわ ERROR:ConstraintSystem:59 - Constraint [mig_31/user_design/par/mi…

inoutで宣言したやつの使い方がさっぱりで、死んでた。最初は inout aaa; always @(posedge clock) begin if(in) begin assign aaa = 1; end else begin uuu = aaa; end end って感じでやってたけど。inout aaa;assign aaa = (in)? 1:uuu;でいいみたいね。

カウンター回路？っぽいものを使おうとして、 わざわざcntを何度も呼び出す必要ないよなぁ とか考えていじったけど大して効率が良くなったわけではなく…。state 2'h2 がいらない子っぽいんだよねぇ このままだと、1clock分無駄にしてるし。 module count28( …