ハブ君の寝言

日記のような何か

2011-10-12から1日間の記事一覧

Verilogでの変数(reg)の初期値設定

ど忘れして、ググッてしまったので書く module hoge ( input a, input b, output reg[7:0] led ) initial led <= 1; always (pasedge a) begin if(!b)begin led <= 1; end else begin led[7:0] <= {led[6:0],led[7]}; end end endmodule てな感じでinitial文…

web恋姫夢想の専用ブラウザ

なんか、狐さんとか重くなってアレなので作ってみることに 下記のような感じで一応初期動作テストは完了後は、設定とか戻るボタンとか追加していけば公開できるかなぁ使用言語:VisualStudio2010 C++ 動作OS:WindowsXP SP3今後のUpdate予定項目 戻る/進むボ…