クロックが自分を苦しめる。

ML501 verilog

sys_clk_p, sys_clk_n, clk200_p, clk200_nと4個もクロックがあるんだけど、どれをどのようにすればいいのかはさっぱりだ。 clk200_p = ~clk200_n; sys_clk_p = ~sys_clk_n; ってすればいいのはわかる。 clk200系は200MHzにすればいいってのもわかる。sys_cl…

2009-09-21

勉強中

verilog

always @(posedge clk) begin : aaa ... end って、beginに名前をつけれるらしい。んで、呼び出せるみたいね。よくわかってない。 genvar i; generate for(i=0;i

2009-09-18

Xilinxのメモリ書き込み。

ML501

XilinxのML501というボードで遊んでる最中。Vertex-5よりスパルタンの方が人気がある様子。でも、そんなのかんけいねぇ。現在、SRAMの読み書きをするモジュールをMIGで生成して、どうやって動かすのか調べているところ。ISEの使い方も多少わかってきたので…

2009-05-10

暑い死ぬ

verilog

QuartusIIは無理だとあきらめて、イカロスをインスコ。しかし、Program Filesの半角スペースが無理ｵﾜﾀだったので、c:\Icarus_Verilog に入れる。先回の加算器も問題なく動いて x y s time 0 0 0 0 0 1 1 50 1 0 1 100 1 1 0 150と結果が出た。完璧だね☆さて…

2009-05-04

QuartusII

verilogって言ったらアルテラ、アルテラでシミュっていったらQuartusってことで、DLインスコ。早速、起動カキカキ最初はやっぱ、簡単な加算からだよね〜ってことで module add( a, b, cin, s, cout); input a, b, cin; output s, cout; reg s, cout; always …